8.1i Virtex-4 PAR – 包含PPC和EMAC的设计中不可布线的全局时钟网络

问题描述

我的设计在PAR中失败了一个未布线的全局时钟网。据我所知，存在硬件限制，每个时钟区域只能布线8个全局时钟。放置者不知道这种限制吗？我该怎么做才能解决这个问题？

全局时钟放大器会自动区域限制所有全局时钟域，以确保在任何时钟区域内不需要布线不超过8个时钟域。不幸的是，在这种情况下，布线到PPC和EMAC站点所需的时钟区域被错误计算。如果布局器为其分配了八个其他时钟，则该错误计算可能导致该时钟区域中的不可布线的全局时钟连接。未布线的时钟不一定是PPC或EMAC时钟。

通过为每个时钟域分配时钟区域约束，可以避免此问题，如下所示：

NET“clk1”TNM_NET =“TNM_clk1”;

TIMEGRP“TNM_clk1”AREA_GROUP =“AG_clk1”;

AREA_GROUP“AG_clk1”RANGE = CLOCKREGION_X1Y2，CLOCKREGION_X1Y3;

检查FPGA编辑器中的时钟区域使用情况也非常有用，该编辑器现在显示自8.1i以来的时钟区域层。 Reportgen还可用于生成时钟区域使用情况的报告：

reportgen -clock_regions design.ncd

这会创建一个名为“design.clk_rgn”的文件

注意：此问题还可能导致错误的布局错误，并且设计正确受限。

解决/修复方法

8.2i版本已修复此问题。补丁也适用于8.1i sp1和sp3。应打开WebCase以请求此修补程序。请指定所需的修订版和平台支持。

http://www.xilinx.com/support/clearexpress/websupport.htm