System Generator for DSP – 为什么在仿真我的System Generator for DSP设计时，Simulink采样时间颜色会发生变化？

问题描述

为什么在仿真我的System Generator for DSP设计时，Simulink采样时间颜色会发生变化？

解决/修复方法

如果执行模型更新（Ctrl-D），将正确显示采样时间颜色。

但是，在运行仿真时，Xilinx模块被认为具有不同的采样时间。

这是预期的行为，不会影响生成的硬件采样率。

目前，没有办法解决这个显示问题。

Xilinx建议您在Simulink中关闭采样时间颜色，并使用System Generator for DSP采样率，块图标显示选项。

此选项可从System Generator令牌中获得。