问题描述
关键词：仿真，问题
解决/修复方法
Q1。当运行设计60秒或更长的仿真时间时，ISE似乎冻结并挂起。为什么会这样？ A1。这已得到改善。现在ISE不再挂起，而是发出内存不足错误。这个问题将在ISE Simulator的未来版本中得到解决。 Q2。我无法在层次结构视图中查看参数或泛型。有没有办法从仿真器访问这些信息？ A2。 ISE Simulator目前无法显示参数和泛型。仿真器读取信息，但无法在GUI中显示。此问题已在ISE 9.2i中修复。 Q3。安装ISE Service Pack后，我发现设计无法正确仿真。 A3。安装每个Service Pack后，需要在运行设计之前清理项目文件。要清理项目文件，请从Project Navigator工具栏中选择Project – > Cleanup Project Files。 Q4。当我输入“help”和“HELP”时，我会在ISE Simulator控制台窗口中收到不同的结果。 A4。这是Windows操作系统环境中TCL的已知问题。仿真控制台中的TCL接口支持仿真命令以及所有有效的系统环境命令，例如HELP。因此，“HELP”将访问Windows系统帮助命令，“帮助”将访问ISE仿真器帮助。此问题没有安排修复程序。 Q5。 ISE Simulator未针对结构仿真器进行优化，这就是为什么一些结构网表（Post-translate / post-MAP / post-PAR）可能导致仿真器在编译期间达到其最大限制。 A5。解决此问题的一种方法是维护网表中的层次结构。有关更多信息，请参阅“综合和仿真指南”，可在以下网址找到： http ： //toolbox.xilinx.com/docsan/xilinx8/books/docs/sim/sim.pdf 。 Q6。单步执行控制台窗口中的代码时，焦点会从控制台窗口更改为HDL编辑器窗口，同时打开新文件。 A6。这是目前ISE仿真器的限制。要解决此问题，请使用步骤按钮（有关详细信息，请参阅ISE Simulator帮助），或根据需要单击返回主控制台窗口。此问题将在ISE Simulator的未来版本中得到解决。 Q7。在仅包含双向端口的设计中使用“生成预期结果”时，这不起作用。 A7。使用双向信号时，“生成预期仿真”不起作用。这将在ISE 9.1i中修复。 Q8。当ISE设计工具安装在包含空格的目录中时，ISE Simulator会出错。 A8。如果Xilinx安装位于包含空格的目录中，则ISE Simulator将无法工作。此问题将在ISE 9.1i中修复。 Q9。 ISE Simulator在大型设计上耗尽内存。 A9。此问题将在ISE 9.1i中解决。 Q10。使用Linux时，ISE Simulator对话框会被截断。 A10。发生这种情况的原因有很多，目前正在调查此问题。此问题将在ISE 9.1i中解决。 Q11。在Linux上运行ISE Simulator时，键入“run”时提示中的数字不会增加。 A11。这是ISE Simulator 8.1i的已知问题。此问题将在ISE 9.1i中修复。在ISE 9.1i中没有任何数字作为提示;相反，这将是％。 Q12。 ISE Simulator可以读取第三方二进制文件吗？ A12。见（Xilinx答复21796） 。 Q13。测试平台波形模式向导将随机数添加到模式的末尾。 A13。当一个特定的非随机模式与波形创建工具一起使用，然后模式变为随机模式时，似乎这些数字现在是随机的。此问题将在ISE 9.1i中修复。 Q14。在批处理模式下运行时，如果客户TCL文件中存在“退出”，则ISIM会因seg故障而崩溃。 A14。 ISIM引擎无法在任何行中断，也无法设置任何断点。如果您的自定义命令文件包含quit，或者在带有自定义命令文件的Verilog设计中使用$ finish / $ stop，则ISIM引擎无法正确处理这些情况。这些操作仅允许在交互模式下使用。此问题将在ISE 9.1i中修复。 Q15。 “错误：仿真器：222 – 生成的C ++编译失败” A15。请参阅（Xilinx答复23037） 。 Q16。在测试平台波形开始时驱动信号时，无法正确仿真双向信号 – 仅VHDL A16。请参阅（Xilinx答复23142） 。 Q17。使用ISIM for Xpower A17时，XAD文件为空。只有在控制台窗口中显式键入“quit”时，才会填充XAD文件。
没有回复内容