基础XVHDL：使用模式引脚（Md0，Md1，Md2）用于通用I/O

描述

紧迫性：标准

一般描述：

器件配置模式引脚可以用作一般I/O

通过配置特殊模式引脚配置后

组件（Md0，Md1，Md2）在VHDL代码中。

解决方案

库IEEE；

使用IEEE.STDYLogiCy1164.ALL；

实体模式是

端口（D：输出STDYLogic）；

结束模式；

模式的建筑模型

组件M0

端口（I：输出STDYLogic）；用作输入引脚

端部元件；

组件M1

端口（O：在STDYLogic中）；用作输出引脚

端部元件；

组件M2

端口（I：输出STDYLogic）；用作输入引脚

端部元件；

组件总线

端口（I：在STDYLogic中；O：输出STDYLogic）；

端部元件；

组件OBUF

端口（I：在STDYLogic中；O：输出STDYLogic）；

端部元件；

信号A、B、C、ABUF、BBUF、CBUF:STDYLogic；

开始

U1：MD0端口映射（I＝& Gt；ABUF）；

U2: IGBF端口映射（I＝& Gt；ABUF，O＝& gt；a）；

U3:Md2端口映射（I= & Gt；BBUF）；

U4: IGBF端口映射（I= & Gt；BBUF，O= & Gt；B）；

U5：M1端口映射（O= & Gt；CBUF）；

U6:OBUF端口映射（i＝& gt；c，o＝& gt；cBuf）；

进程（a，b）

开始

c和lt＝a和b；

D和L= A和B；

结束过程；

端模拱；