8.1i Virtex-4模块化设计 – MAP期间“错误：LIT：249 – RAMB16的CASCADEINB引脚”

问题描述

我在我的设计中使用模块化设计流程，当我运行MAP时，我收到以下错误。

“ERROR：LIT：249 – RAMB16符号的CASCADEINB引脚

“memory_0 / physical_group_ram_0 / N10347 / ram_0 / BU103”只能来自a

CASCADEOUTB是另一个RAMB16。此外，RAMB16上的CASCADEOUTB引脚可以

仅提供不同RAMB16的单个CASCADEINB引脚。“

此RAM不应该连接到CASCADEINB引脚，当我在正常的平面设计流程中运行设计时，不会发生错误。我该如何解决这个问题？

注意：如果您使用模块化设计流程，此解决方案仅适合您的问题。

解决/修复方法

此问题计划在将来的版本中修复。要在当前工具中解决此问题，请设置环境变量XIL_MAP_SKIP_LOGICAL_DRC。此环境变量应仅设置为解决此特定问题，并应在实现其他设计时删除。

有关设置环境变量的说明，请参考（Xilinx答复11630）