M1.4映射-时间标记公羊(DalalPoT)到FFS只覆盖SPO路径。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

M1.4映射-时间标记公羊(DalalPoT)到FFS只覆盖SPO路径。

描述

当在UCF中使用TimeGRP约束来限制双端口RAM和连接触发器之间的路径时,仅在PCF中引用F LUT。这只覆盖SPO(与FLUT相关),但不包括DPO(与G LUT相关)。

注意,第一次GRP线只包含BEL“RAM16DYSPO”,重复。
两次。贝尔的名字“RAM16DYSPO”是基于输出SPO网。这个
DPO网的名称为“RAM16DYDPO”,因此TimeGRP线发生了变化。
像这样:

TimeGRP“RAMS(RAM16D*)”= BEL“RAM16DYSPO”BEL“RAM16DY-DPO”BEL“RAM16DYSPO”;

这是可行的。TRCE现在控制SPO和DPO。

(奇怪的周期约束将覆盖这一点)。

解决方案

这个已被固定在映射器中,以便正确的PCF。
编写约束。此修补程序包含在当前M1.4内核中。
来自Xilinx下载区域的应用程序修补程序:

Solaris:http://www. xLimx.com /txPux/Pub/sWelp/M1.4Suial/CaleY-So1717M14.TAR.Z
太阳神http://www. xLimx.com /txPAP/Pub/sWelp/M1.4Suial/CeeYeSun17yM14.TAR.Z
HPUX:http://www. xelimx.com /tx补丁/Pub/sWelp/M1.4Suial/CordeHp17M14.TAR.Z
Win 95/NT:HTTP://www. xLimx.COM/TXPATCHES/PUB/sWelp/M1.4MyActhix/CyeNT17ZIP

请登录后发表评论

    没有回复内容