M1.4 MAP映射器无法合并具有相反时钟极性的RAM和触发器-Xilinx-AMD社区-FPGA CPLD-ChipDebug

M1.4 MAP映射器无法合并具有相反时钟极性的RAM和触发器

描述

错误:x4kMa:312 -下列符号不能被约束
到单个CLB:RAM16X1S符号“HGRIG1/BANG2/Delta/RAM1”(输出)
信号=HgReGy1/BANG2/Delta/D0)FDCE符号“HGRGE1/BANG2/Delta/FF1”
(输出信号=HRGEG1/OUT2D0)时钟信号具有相反极性。这些符号共享相同的RLoC属性值,这需要它们。
要映射到相同的CLB。

解决方案

在当前M1.4内核中包含对该合并问题的修复
来自Xilinx下载区域的应用程序修补程序:

Solaris:http://www. xLimx.com /txPux/Pub/sWelp/M1.4Suial/CaleY-So1717M14.TAR.Z
太阳神http://www. xLimx.com /txPAP/Pub/sWelp/M1.4Suial/CeeYeSun17yM14.TAR.Z
HPUX:http://www. xelimx.com /tx补丁/Pub/sWelp/M1.4Suial/CordeHp17M14.TAR.Z
Win 95/NT:HTTP://www. xLimx.COM/TXPATCHES/PUB/sWelp/M1.4MyActhix/CyeNT17ZIP

请登录后发表评论

    没有回复内容