8.1i Virtex-4 PAR  – 正在打印关于“混合组件”的不清楚消息-Altera-Intel社区-FPGA CPLD-ChipDebug

8.1i Virtex-4 PAR – 正在打印关于“混合组件”的不清楚消息

问题描述

我已升级到版本8.1i SP2,现在我在放置“混合组件”时看到了消息。这意味着什么,我应该怎么做呢?

版本8.1.02i – 映射I.26

版权所有(c)1995-2005 Xilinx,Inc。保留所有权利。

使用目标部件“4vlx100ff1148-10”。

将设计映射到LUT ……

写文件fpga_name_map.ngm …

运行定向包装……

运行基于延迟的LUT包装……

运行定时驱动包装……

阶段1.1

找到了具有混合组件的进位链

找到了具有混合组件的进位链

找到了具有混合组件的进位链

找到了具有混合组件的进位链

找到了具有混合组件的进位链

找到了具有混合组件的进位链

找到了具有混合组件的进位链

解决/修复方法

此消息是无意中打印的内部调试消息。它与包含SLICEM和SLICEL组件的进位链的一些内部处理有关,并且需要进行自动调整以便可以成功放置这些进位链。该消息可被视为无害,应予以忽略。

此消息将在以后的修订中删除。

请登录后发表评论

    没有回复内容