LogiCORE SPI-4.2(POS-PHY L4)v7.4  – 源内核不会清除写入FIFO的最后一个数据包-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)v7.4 – 源内核不会清除写入FIFO的最后一个数据包

问题描述

SPI-4.2 v7.4源核心发送写入FIFO的最后一个数据包有问题。数据包不会丢失,但除非将另一个数据包写入源FIFO,否则不会将数据包发送到SPI-4.2总线。

解决/修复方法

此问题已在(Xilinx答复23155)中提供的修补程序中修复

请登录后发表评论

    没有回复内容