9.2i EDK,Spartan-3E入门套件 – “错误:放置:848  – 自动时钟放置失败”-Altera-Intel社区-FPGA CPLD-ChipDebug

9.2i EDK,Spartan-3E入门套件 – “错误:放置:848 – 自动时钟放置失败”

问题描述

当我为Spartan-3E入门工具包创建基本系统生成器(BSB)设计时,会出现以下错误消息:

“错误:放置:848 – 自动时钟放置失败。请尝试分析此设计所需的全局时钟,并锁定时钟位置或区域定位由时钟驱动的逻辑,以便时钟可以放置在这样的方式它们驱动的所有逻辑都可以被布线。时钟放置的主要限制是任何竞争的全局/侧时钟对只有一个时钟输出信号可以进入任何区域。有关详细信息,请参阅Spartan中的“象限时钟布线”部分。 -3 E系列数据表。“

解决/修复方法

您可以使用三种方法来解决此问题:

– 使用dcm_v1_00_a Core而不是dcm_v1_00_b Core。

– 使用MAP -timing开关。使用Xplorer脚本时,此开关打开:

1.在XPS中,选择“项目”>“项目选项”。

2.选择“层次结构和流”选项卡。

3.从Effort Level选择Xplorer Scripts以运行FPGA Implementation Tools下拉菜单选项。

4.选择确定。

– 使用“loc”约束手动锁定DCM和BUFG。为实现此目的,需要对设计进行分析,以确定用于DCM和BUFG的象限。

有关Spartan-3E的信息,请参阅以下位置的Spartan-3E用户指南:

http://www.xilinx.com/xlnx/xweb/xil_publications_display.jsp?category=Publications/FPGA+Device+Families/Spartan-3E

有关使用约束的信息,请参阅以下网站上的“约束指南”: http//www.xilinx.com/support/software_manuals.htm

此问题将在ISE的未来版本中修复。

请登录后发表评论

    没有回复内容