LogiCORE PCI Express – 什么是Swap AB Pairs选项？如何更改给定车道的MGT坐标？

Altera_wiki

6年前发布

问题描述

当我通过CORE Generator生成PCI Express内核时，其中一个选项是“交换AB对”。这个选项有什么作用？

解决/修复方法

“交换AB对”允许用户交换与特定MGT区块重合的车道号。在Virtex-4器件中，MGT以成对的瓦片排列。一个图块是“A”图块，一个是“B”图块。 PCI Express核心每个磁贴一个通道关联。

如果未选中“交换AB对”或标记为“0”：

– 收发器具有通道0,2,4,6

– B收发器具有通道1,3,5,7

如果选中“交换AB对”或标记为“1”：

– 收发器具有通道1,3,5,7

– B收发器具有通道0,2,4,6

默认情况下，通过CORE Generator为pci_exp_8_lane_64b_ep，pci_exp_1_lane_32b_ep和pci_exp_4_lane_32b_ep核心生成的UCF始终假设“Swap AB Pairs”设置为“0”或未选中（即CORE Generator中的此选项对生成的UCF文件没有影响）。

如果您使用的是pci_exp_1_lane_64b_ep或pci_exp_4_lane_64b_ep，则CORE Generator尚不支持这些内核，并通过PCI Express休息室的zip文件提供。该内核具有到内核的1024位配置向量输入。 “交换AB对”选项通过位509设置。

您可以选择在给定的MGT对中交换通道。有效的车道排序可以是0,1,2,3,4,5,6,7或1,0,3,2,5,4,7,6。这可以在上边缘的车道0或1或器件的底部边缘。但是，其他排序无效。虽然这个例子是针对x8给出的，但它也适用于x1和x4。（请注意，在x1内核中，即使只有一个PCI Express通道，也会使用两个MGT磁贴。一个用于实际通道，另一个用于保留，但仍在核心内实例化。）

对于给定的MGT瓦片，GT11_XnYeven与MGT B相关联，并且GT11_XnYeven + 1与MGT A相关联。这意味着B收发器在偶数Y坐标上并且A收发器在奇数Y坐标上。有关详细信息，请参阅Virtex-4 RocketIO MGT用户指南：

http://www.xilinx.com/support/mysupport.htm#Virtex-4

x1示例

以下是由CORE Generator生成的FX60-FF1152器件上x1 32位内核的默认MGT放置位置示例：

INST“ep / BU2 / U0 / pci_exp_1_lane_32b_ep0 / plm / v4f_mgt / gt11_by1 / GT11_PCIEXP_2_INST”LOC =“GT11_X1Y7”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_1_lane_32b_ep0 / plm / v4f_mgt / gt11_by1 / GT11_PCIEXP_2_INST2”LOC =“GT11_X1Y6”; ＃COL 1

注意：路径可能会有所不同，具体取决于为核心选择的名称。

如果要交换磁贴，请检查CORE Generator中的“交换AB对”框。在UCF中，更改与PCI Express通道关联的坐标。您还必须按如下方式添加GT11_MODE约束：

INST“ep / BU2 / U0 / pci_exp_1_lane_32b_ep0 / plm / v4f_mgt / gt11_by1 / GT11_PCIEXP_2_INST”LOC =“GT11_X1Y6”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_1_lane_32b_ep0 / plm / v4f_mgt / gt11_by1 / GT11_PCIEXP_2_INST2”LOC =“GT11_X1Y7”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_1_lane_32b_ep0 / plm / v4f_mgt / gt11_by1 / GT11_PCIEXP_2_INST”GT11_MODE = B;

INST“ep / BU2 / U0 / pci_exp_1_lane_32b_ep0 / plm / v4f_mgt / gt11_by1 / GT11_PCIEXP_2_INST2”GT11_MODE = A;

如果没有GT11_MODE约束，PAR将不会正确放置MGT。

请记住，如果您使用的是pci_exp_1_lane_64b_ep或pci_exp_4_lane_64b_ep，则CORE Generator尚不支持这些内核，并通过PCI Express休息室的zip文件提供。该内核具有到内核的1024位配置向量输入。 “交换AB对”选项通过位509设置。将其设置为“1”以交换默认配对。

x4示例

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST”LOC =“GT11_X1Y7”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST2”LOC =“GT11_X1Y6”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST3”LOC =“GT11_X1Y5”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST4”LOC =“GT11_X1Y4”; ＃COL 1

注意：路径可能会有所不同，具体取决于为核心选择的名称。

如果要交换磁贴，请检查CORE Generator中的“交换AB对”框。在UCF中，更改与PCI Express通道关联的坐标。您还必须按如下方式添加GT11_MODE约束：

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST”LOC =“GT11_X1Y6”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST2”LOC =“GT11_X1Y7”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST3”LOC =“GT11_X1Y4”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST4”LOC =“GT11_X1Y5”; ＃COL 1

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST”LOC GT11_MODE = B;

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST2”LOC GT11_MODE = A;

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST3”LOC GT11_MODE = B;

INST“ep / BU2 / U0 / pci_exp_4_lane_32b_ep0 / plm / v4f_mgt / gt11_by4 / GT11_PCIEXP_4_INST4”LOC GT11_MODE = A;

如果没有GT11_MODE约束，PAR将不会正确放置MGT。

以上示例适用于不同的器件和x8核心。

器件MGT位置和“交换AB对”设置示例

下面的两个表格说明了XC4VFX60-FF1152的放置和“交换AB对”设置的可能组合。可以使用Virtex-4 RocketIO MGT用户指南中的信息为任何FX器件创建此信息： http ： //www.xilinx.com/support/mysupport.htm#Virtex-4。本文档包含其他器件的类似信息。

使用RocketIO MGT用户指南中的MGT位置坐标和引脚信息，应用“交换AB对”选项并选择PCI Express通道位置。两个表格显示了充值车道订购或自下而上车道订购。根据电路板布局特征选择特定的顺序。请注意，核心当前仅支持在第1列MGT上放置，如这些表中所示。

请注意，对于x1或x4核心，您也可以将这些位置放在这些表格上。

评分

欢迎为Ta评分