8.1i EDK  – “错误:MDT  –  plb_ddr_v2_1_0.mpd第66行 – 参数C_DDR_DWIDTH的值为16,不在范围内(32,64)”-Altera-Intel社区-FPGA CPLD-ChipDebug

8.1i EDK – “错误:MDT – plb_ddr_v2_1_0.mpd第66行 – 参数C_DDR_DWIDTH的值为16,不在范围内(32,64)”

问题描述

当我瞄准Memec Virtex-4 FX LC演示板时,在Base System Builder过程中会发生以下错误:

“错误:MDT – plb_ddr_v2_1_0.mpd第66行 – 参数C_DDR_DWIDTH的值为16,不在范围内(32,64)”

解决/修复方法

这是一个报告问题,可以安全地忽略错误消息。

此问题已在EDK 8.1isp2中修复。

有关最新的Service Pack更新,请访问下载中心:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容