CPLD M1.3(补丁),M1.4:9500个设计的引脚位置分配未被看到-Xilinx-AMD社区-FPGA CPLD-ChipDebug

CPLD M1.3(补丁),M1.4:9500个设计的引脚位置分配未被看到

描述

关键词:CPLD,PIN,LOC,ABEL,UCF,9500

紧迫性:标准

一般描述:如果CPLDfitter没有看到引脚分配:
1)在UCF文件中进行PIN赋值。
2)引脚分配是在ABEL设计中进行的。
3)引脚分配是在除了顶层之外的示意图中作出的。

解决方案

这个问题是由M1.3补丁之一介绍的。
进行到M1.4。

当前的工作是在A中分配引脚位置。
引导(.GYD)文件。

使用指南文件见(Xilinx解决方案2719).

对于示意性设计,在顶层示意图上指定引脚位置。

现在在Xilinx下载区域有一个补丁:

http://www. xLimx.com /tx补丁/Pub/sWelp/M1.4Suial/CPLDY-SOL10M14.TAR.Z-索拉里斯

http://www. xLimx.com /tx补丁/Pub/sWelp/M1.4Suial/CPLDYS1010M14.TAR.Z-太阳

http://www. xLimx.com /tx补丁/Pub/sWelp/M1.4Suial/CPLDY-HP10YM14.TAR.Z-用于HP UX

HTTP://www. xLimx.COM/TXPATCHES/PUB/sWelp/M1.4MyActhix/CPLDYNT10M14ZIP-赢95/NT

这些更新文件还包括以前CPLD更新的更改。

所有的ZIP文件都是使用WiZip创建的。获取此实用程序,
访问WiZip的网站HTTP://www. WiZipp.com

M1.4修补程序无法解决宏I/O的已知问题。
在设计(IPAD4、iBF4)和LOC中实例化单元。
约束包含在UCF文件中。

对于这种情况,将I/O分割成单个原语。
(iPad,iBF)是一种选择。另一种是使用GYD文件。

请登录后发表评论

    没有回复内容