8.1i EDK，OPB DDR – 启用PowerPC缓存时，OPB_DDR测试例程失败-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

8.1i EDK，OPB DDR – 启用PowerPC缓存时，OPB_DDR测试例程失败

等级-LV1-ChipDebug

6年前发布

20

问题描述

当通过高速缓存线触发突发读取时，我的系统挂起通过PowerPC请求的PLB2OPB桥接读取;当使用OPB Central DMA触发Burst Read时，系统也会挂起。

在MHS中，设置PARAMETER C_INCLUDE_BURST_SUPPORT = 1。

解决/修复方法

此问题已在最新的EDK 8.1i Service Pack中包含的核心中修复，可从以下位置获得：

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分