基础F1.4仿真器XC5200:时序仿真中未定义输出-Xilinx-AMD社区-FPGA CPLD-ChipDebug

基础F1.4仿真器XC5200:时序仿真中未定义输出

描述

关键字:未定义、初始化、未知、仿真、GR、复位

紧迫性:标准

在基础上进行5K器件的时序仿真
1.4仿真的输出是未定义的。

解决方案

原因可能是寄存器没有得到。
正确初始化。有一个叫GR的信号
仿真网表,仿真全局重置时的功率。
这个GR信号必须在仿真开始时切换。
为了正确初始化仿真。

驱动这个GR信号:
选择信号-添加信号。然后双击GR
信号。现在将刺激应用于信号和切换。握住它
高达至少一个时钟周期(这重置触发器),
然后保持低,其余的仿真。

请登录后发表评论

    没有回复内容