8.1i Virtex-4 PAR – 从BUFR到EMAC时钟引脚的不可布线信号

问题描述

我的设计有一个由BUFR驱动的EMAC时钟。我相信BUFR被限制在正确的时钟区域以成功布线到EMAC，并且Placer不会抱怨我的约束。布线器无法成功布线到EMAC时钟引脚。当我在FPGA编辑器中检查设计时，我可以看到EMAC与BUFR处于相同的时钟区域。

为什么布线器不能进行此连接？

解决/修复方法

EMAC位置的FPGA编辑器视图具有误导性。 EMAC时钟通过PPC孔顶部的时钟区域进行布线，该时钟区域实际上是EMAC所在位置上方的两个时钟区域。

例如，在xc4vfx60器件中，EMAC站点EMAC_X0Y0似乎位于CLOCK_REGION_X0Y1中，但它实际上位于CLOCK_REGION_X0Y3中。由于BUFR只能到达相同或垂直相邻时钟区域的负载，因此任何在现场EMAC_X0Y0中驱动EMAC的BUFR都必须放在CLOCK_REGION_X0Y2：CLOCK_REGION_X0Y4中。

当BUFR被限制在EMAC负载范围之外时，版本8.1i时钟布局器应该但不会打印警告。这将在版本8.2i中更正。