8.2i XST – XST为VHDL代码生成错误的逻辑，逐位分配总线

问题描述

XST为VHDL代码生成错误的逻辑，逐位分配总线。不正确逻辑的示例如下：

当sel =’0’时，输出2 <=“001”（0 =>输入（0），其他=>’0’）;

当sel =’1’时输出3 <=输入其他（1 =>输入（1），0 =>输入（0），2 =>输入（2））

解决/修复方法

XST无法按照编写的方式正确处理代码。您可以通过连接位来解决此问题，如下所示：

当sel =’0’时，输出2 <=“001”（“00”和输入（0））;

当sel =’1’时输出3 <=输入（输入（2）＆输入（1）和输入（0））;

Xilinx正在调查此问题;在ISE 9.1i中寻找这个问题。