LogiCORE PCI Express  – 对Xilinx内核的内存读取返回全1-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE PCI Express – 对Xilinx内核的内存读取返回全1

问题描述

一些客户报告说,如果他们从根联合体或交换机向其用户应用程序发送内存读取,则内核将在完成时返回数据中的所有1。

解决/修复方法

如果用户未在使用数据TLP标头的完成中正确设置“属性”字段,则会在某些系统上出现此问题。特别是,似乎某些系统需要完成将No Snoop位(两位属性字段的位0)的值设置为与原始存储器读取TLP中的No Snoop位相同。

问题不在于核心正在返回CplD中的所有1,因为用户传递的数据未经传递地传递给链接,问题是处理器/ root将数据包视为格式错误而不传递数据。

请登录后发表评论

    没有回复内容