LogiCORE SPI-4.2（POS-PHY L4）Lite v3.1 – PAR“警告：布局：119 – 无法找到位置。” PAR“错误：布局：249 – 自动时钟放置失败。”

问题描述

当我实现针对Spartan-3和Spartan-3E的SPI-4.2 Lite Core设计示例（带环回）时，PAR期间会出现以下警告和错误：

“警告：布局：119 – 无法找到位置.SCLEL组件

未放置core_pl4_lite_snk_top0 / U0 / pl4_lite_snk_synchronizer0 / snk_bus_err / d3。

SLICEL“core_pl4_lite_snk_top0 / U0 / pl4_lite_snk_synchronizer0 / snk_bus_err / d3”。

<COMPGRP“AG_pl4_lite_snk.SLICE”LOCATE = SITE“SLICE_X0Y48：SLIC …> [。\ mapped.pcf（2935）]”COMPGRP

“AG_pl4_lite_snk.SLICE”LOCATE = SITE“SLICE_X0Y48：SLICE_X19Y79”LEVEL 4“

AREA组包含该组件的640个可能站点。这些网站中有0个可用于放置此组件。

================================================== =============

没有相同LOC的区域中的comp列表是：

================================================== =============

警告：布局：119 – 无法找到位置。 SLICEL组件

未放置core_pl4_lite_snk_top0 / U0 / pl4_lite_snk_core0 / pl4_lite_snk_cal0 / RSClkRdy_shift <1>。

SLICEL“core_pl4_lite_snk_top0 / U0 / pl4_lite_snk_core0 / pl4_lite_snk_cal0 / RSClkRdy_shift <1>”。

——

错误：布局：249 – 自动时钟放置失败。请尝试分析此所需的全局时钟

设计并锁定时钟位置或区域定位由时钟驱动的逻辑，以便时钟可以

以这样的方式放置它们可以布线由它们驱动的所有逻辑。时钟布局的主要限制是

任何主/辅时钟对只有一个时钟输出信号可以进入任何区域。为了更进一步的

有关信息，请参阅“V-II用户指南”（第2章：设计注意事项）中的“使用全局时钟网络”部分。

解决/修复方法

在ISE8.2i IP Update＃1发布的SPI-4.2 Lite v4.1 Core中已修复此问题。请升级到最新的核心。如果无法升级，请使用以下方法解决此问题。

发生这些错误和警告是因为定义的区域组约束太紧，无法容纳所有组件。要删除此错误，请编辑UCF约束文件，并将X方向上的区域组的大小增加6个空格。

例如：

在UCF文件中查找以下行：

AREA_GROUP“AG_pl4_lite_snk”RANGE = SLICE_X0Y119：SLICE_X45Y60;

改成：

AREA_GROUP“AG_pl4_lite_snk”RANGE = SLICE_X0Y119：SLICE_X51Y60;

（将X列的上边界从45增加到51.）

如果失败，您还需要增加“AG_pl4_lite_src”的面积。