LogiCORE块存储器生成器v1.1  – 在NO_CHANGE模式下同时置位WE和SSR时,我收到无效输出-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE块存储器生成器v1.1 – 在NO_CHANGE模式下同时置位WE和SSR时,我收到无效输出

问题描述

在仿真中,在NO_CHANGE模式下同时置位WE和SSR时会发生无效输出。存在以下情况时会发生这种情况:

– 运行模式为“NO_CHANGE”

– 使用原始输出寄存器

– 未使用核心输出寄存器

– 并使用SSR输入

解决/修复方法

块存储器生成器v3.1中已修复此问题。请升级到最新的核心。

请登录后发表评论

    没有回复内容