使用错误的布线值生成LogiCORE PCI Express v3.1和PIPE v1.3  –  PME_TO_ACK消息-Altera-Intel社区-FPGA CPLD-ChipDebug

使用错误的布线值生成LogiCORE PCI Express v3.1和PIPE v1.3 – PME_TO_ACK消息

问题描述

由“cfg_turn_off_ok_n”断言上的核心生成的PME_TO_Ack消息具有错误的布线值000(布线到根复合体)而不是101(聚集并布线到根复合体)。

解决/修复方法

此问题已在当前版本中修复。有关v3.1 PCI Express内核的更多详细信息,请参阅(Xilinx答复22320) 。有关v1.3 PCI Express PIPE内核的更多详细信息,请参阅(Xilinx答复22322)

请登录后发表评论

    没有回复内容