LogiCORE FIR编译器v1.0  – 如何确定过滤器的延迟?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIR编译器v1.0 – 如何确定过滤器的延迟?

问题描述

如何确定过滤器的延迟?

解决/修复方法

目前,没有进行仿真,就无法确定核心的延迟。您可以运行仿真并观察RDY信号。

对于使用此版本编译的内核,可以通过执行核心网表的简单仿真来确定特定过滤器实现的延迟。例如,通过将脉冲(具有零样本的单个非零样本,或者当使用ND时,在之前或之后没有样本)传递到核心中并且将循环计数检查到该样本之后的第一输出。

这将在下一版本中解决。

请登录后发表评论

    没有回复内容