LogiCORE光纤通道仲裁环v1.1核心 – 在演示测试平台的速度切换期间发生内存冲突-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE光纤通道仲裁环v1.1核心 – 在演示测试平台的速度切换期间发生内存冲突

问题描述

有时,在使用演示测试平台仿真光纤通道仲裁环v1.1内核时,当测试平台从较高速度切换到较低速度时,示例设计FIFO中会发生内存冲突错误。

解决/修复方法

可以安全地忽略这些内存冲突错误。

请登录后发表评论

    没有回复内容