NC-Verilog  – 当我使用ISE 8.1i netgen-output网表时,会出现以下错误:“* E,DUPUNI:Unit”worklib.glbl:v“在文件中定义”.v“和”.v“”-Altera-Intel社区-FPGA CPLD-ChipDebug