NC-Verilog – 当我使用ISE 8.1i netgen-output网表时,会出现以下错误:“* E,DUPUNI:Unit”worklib.glbl:v“在文件中定义”.v“和”.v“”Altera_wiki6年前发布970该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容