LogiCORE PCI – 为什么我的Spartan-3E PCI设计不起作用？ Spartan-3E PCI内核设计应该使用PCILOGIC模块吗？为什么在定位Spartan-3E时会出现违规行为？

问题描述

什么是PCILOGIC块？

Spartan-3E PCI设计应该使用特殊的PCILOGIC模块吗？

为什么我的Spartan-3E设计看起来不起作用？

为什么在定位Spartan-3E时会出现违规行为？

解决/修复方法

什么是PCILOGIC块？

Spartan-3E器件包含一块特殊的硅块，称为PCILOGIC块。该模块用于帮助创建内核的输出时钟使能，并确保满足此关键时序路径的OFFSET输出或时钟输出时序。器件中有两个特殊的逻辑块。它们位于靠近中间的器件的右侧和左侧。该模块也包含在Virtex，Virtex-E，Spartan-II和Spartan-IIE器件中。

Spartan-3E PCI设计应该使用硅片中的特殊PCILOGIC模块吗？

使用Step 0 Spartan-3E器件的PCI内核设计人员不应使用特殊的PCILOGIC模块。可以通过将内核配置文件中的位251设置为1来禁用此块。有关详细信息，请参阅“ PCI内核入门用户指南 ”第3章中的（Xilinx答复10979）或“数据路径输出时钟使能”部分。

这不应该对33 MHz设计造成问题，因为在33 MHz OFFSET Out约束中有足够的松弛仍能满足时序要求。 Xilinx已经验证，在不使用PCILOGIC模块的情况下，支持的Spartan-3E设计可以满足33 MHz PCI约束。

为什么我的Spartan-3E设计看起来不起作用？

如果正在使用PCILOGIC块，则下载到硬件的设计可能在步骤0 Spartan-3E器件中被破坏。这是由于PCILOGIC块存在问题。请按照上述指示禁用PCILOGIC块。

为什么在定位Spartan-3E时会出现违规行为？

如果用户未将配置向量中的位251设置为1以禁用器件中的特殊PCILOGIC块，则计时工具将报告保持违规。如果您使用的是v3.155核心，还要确保已从（Xilinx答复22914）下载了此版本的更新UCF文件。