LogiCORE SPI-3 Link v4.1 – SPI-3链路层核心的发行说明和已知问题

问题描述

一般问题描述：

本发行说明适用于8.1i IP Update 1中发布的SPI-3（POS-PHY L3）链路层v4.1内核;它包含以下信息：

– 新功能

– Bug修复

– 已知的问题

有关安装说明和设计工具的要求，请参阅（Xilinx答复22155） 。

该核心随ISE8.2i DVD版本自动提供。

解决/修复方法

v4.1中的新功能

– 为ISE 8.1i添加了支持

– 添加了NC-Sim支持

v4.1中的错误修复

没有

4.1中的已知问题

– （Xilinx答复22717）示例测试平台可能会发送超出所选最大值的数据包。

– （Xilinx答复22027） PAR显示：“信息：参数：62 – 您的设计不符合时间安排。”

– （Xilinx答复22042） PAR将时钟引脚和DCM放置在芯片的相对侧，导致时序故障。

– （Xilinx答复22043） “错误：位置：207 – 由于SelectIOBank业务限制，您的设计中的IOB无法自动放置。”

– （Xilinx答复22028） BitGen：“错误：PhysDesignRules：755 – 位置<AH34>的IOB comp <TX_DTPA（16）>是VCCO。”

– （Xilinx答复22053）当我仿真设计实例时，数据被发送到核心未使用的通道。