9.1i NetGen / PrimeTime – 虽然没有注释单元格或网弧，但这并不意味着时序分析不准确-Altera-Intel社区-FPGA CPLD-ChipDebug

9.1i NetGen / PrimeTime – 虽然没有注释单元格或网弧，但这并不意味着时序分析不准确

Altera_wiki等级-LV1-ChipDebug6年前发布
40

问题描述

使用PrimeTime时，我通常希望看到网表中的所有单元格弧和网弧都使用SDF文件中的延迟信息进行注释。 PrimeTime表表明我的主要输出的净弧都没有注释，或者没有注释大量的单元弧。这准确吗？

解决/修复方法

FPGAFPGA-CPLDSoCsxilinx赛灵思
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面