8.1用于DSP的系统生成器 – 硬件在环(HITL)当我在设计中使用DSP48时,Co-Sim设计不起作用-Altera-Intel社区-FPGA CPLD-ChipDebug

8.1用于DSP的系统生成器 – 硬件在环(HITL)当我在设计中使用DSP48时,Co-Sim设计不起作用

问题描述

当我的设计中有DSP48时,我的硬件环路(HITL)Co-Sim设计不起作用。为什么?

解决/修复方法

存在一个已知问题,即MAP将寄存器拉入DSP48,从而破坏流水线操作。

这似乎会影响使用DSP48切片构建的FIR滤波器以及使用DSP芯片(如FFT内核)的各种内核。 MAP / PAR正在为我的设计添加寄存器。

有关详细信息,请参阅(Xilinx答复22314)

请登录后发表评论

    没有回复内容