LogiCORE XAUI v6.1核心 –  XAUI核心的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE XAUI v6.1核心 – XAUI核心的发行说明和已知问题

问题描述

本答复记录包含8.1i IP Update#1中发布的LogiCORE XAUI v6.1核心版本,其中包括以下内容:

– v6.1中的新功能

– v6.1中的错误修复

– v6.1中的已知问题

有关安装说明和设计工具的要求,请参阅(Xilinx答复22155)

解决/修复方法

v6.1中的新功能

– 更新了Virtex-4 RocketIO时钟

– 为ISE 8.1i添加了支持

– 为Cadence IUS(NC-Sim和相关编译器)添加了支持

– 示例设计包括Virtex-4 FX RocketIO的校准模块v1.2.1(在硬件中测试)

v6.1中的错误修复

– 没有

v6.1中的已知问题

1.示例设计在校准模块中包含不正确的DCLK周期值。有关此问题的详细信息以及有关如何解决此问题的详细信息,请参阅(Xilinx答复22662)

2.休息室中的XAUI数据表列出了支持的Virtex-4 FX20或更大版本,但COREGen中的数据表规定Virtex-4 FX60是唯一受支持的Virtex-4器件。有关更多信息,请参阅(Xilinx答复22951)

3.示例设计目前使用Virtex-4 v1.2.1校准模块用于CES2 / 3。要获得CES2 / 3的最新校准模块v1.2.2,请参阅(Xilinx答复22477) 。要从Virtex-4 v1.2.1校准模块(CES2 / 3要求)迁移到v1.4.1校准模块(CES4要求),请安装下面提供的补丁。有关Virtex-4校准模块的更多信息,请参阅(Xilinx答复22477)

4. Virtex-4 GT11属性针对CES2 / 3。要更新CES4的属性,请安装下面给出的补丁。

5. Virtex-4 FX GT11抖动勘误表使用156.25 MHz的参考时钟在串行线上产生大量抖动。为避免此问题,Xilinx建议使用2x(312.5 MHz)参考时钟。下面的补丁实现了这种时钟方案。有关更多信息,请参阅(Xilinx答复23362)和Virtex-4 FX勘误表。

6. Virtex-4的示例设计在GT11上具有不正确的CHAN_BOND_LIMIT值。有关此问题的详细信息以及有关如何解决此问题的详细信息,请参阅(Xilinx答复23202)

7. Virtex-4 GT11属性TXCLK0_FORCE_PMACLK应设置为false。要更新,请安装以下补丁。

8.示例设计中的Virtex-4 DCM应设置为高频模式。要更新,请安装以下补丁。

9.在断言TXSYNC之前,Virtex-4示例设计应在MGT置位TXLOCK之后等待12000个时钟周期。要更新,请安装以下补丁。

10. Virtex-4 GT11属性ALIGN_COMMA_WORD不正确。有关此问题的详细信息以及有关如何解决此问题的详细信息,请参阅(Xilinx答复23684)

补丁

要更新到CES4并解决问题1,2,3,4,5,6,7,8,9以及上述问题列表,请将以下修补程序应用于带有8.1i Service Pack 3和IP的Xilinx ISE安装更新#1。已对补丁进行了第二次修订,以更新复位逻辑以匹配Virtex-4 RocketIO用户指南v3.0:

http://www.xilinx.com/txpatches/pub/swhelp/ip_updates/xaui_v6_1_rev2.zip http://www.xilinx.com/txpatches/pub/swhelp/ip_updates/xaui_v6_1_rev2.tar.gz

1.通过将“.zip”或“tar.gz”存档的内容解压缩到Xilinx安装的根目录来安装补丁。选择允许提取程序覆盖所有现有文件并维护存档中预定义的目录结构的选项。

个人计算机

通过在命令提示符处输入以下内容来确定Xilinx安装目录:

echo%XILINX%

UNIX或Linux

输入以下内容确定Xilinx安装目录:

echo $ XILINX

注:您可能需要具有系统管理员权限才能安装修补程序。

2.安装补丁后,从CORE Generator重新生成XAUI Core。生成的核心和支持文件将包含上述更新。

请登录后发表评论

    没有回复内容