LogiCORE块内存生成器v1.1  – 块内存生成器核心的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE块内存生成器v1.1 – 块内存生成器核心的发行说明和已知问题

问题描述

本发行说明适用于8.1i IP Update 1中发布的Block Memory Generator Core,包含以下信息:

– 新功能

– Bug修复

– 已知的问题

有关安装说明和设计工具的要求,请参阅(Xilinx答复22155)

如果您希望使用块存储器生成器核心迁移当前设计中的现有双端口块存储器核心或单端口块存储器核心,请参阅迁移工具包:

http://www.xilinx.com/ipcenter/blk_mem_gen/blk_mem_gen_migration_kit.htm

解决/修复方法

b> v1.1中的已知问题

一般

(Xilinx答复22690) GUI最后一页上的资源计数与实际的Block RAM使用情况不匹配

(Xilinx答复22692)不支持8位字节写操作

(Xilinx答复22790)发生使能引脚行为的数据表错误

核心生成器问题

(Xilinx答复22693) “错误:coreutil – 未能生成输出产品”

(Xilinx答复22695) “错误:coreutil – 无法生成输出产品”COREGen耗尽RAM而产生大量存储器“

(Xilinx答复22696)符号上显示的地址总线宽度不正确

(Xilinx答复22697) “错误:加载COE文件时验证失败”

核心问题

(Xilinx答复22698)使用 32kx1时,不支持“NO_CHANGE”操作模式

仿真问题

(Xilinx答复22699)行为模型不标记非对称读写端口的冲突

(Xilinx答复22700)在NO_CHANGE模式下同时置位WE和SSR时,会出现无效输出

(Xilinx答复22701)在“写入优先”模式和使用字节写入启用时,写入操作期间输出无效

(Xilinx答复22702)使用NC-Sim时,写入端口输出在读写冲突期间未定义

请登录后发表评论

    没有回复内容