ISE  – 与安装路径或项目/源路径中的空间相关的问题-Altera-Intel社区-FPGA CPLD-ChipDebug

ISE – 与安装路径或项目/源路径中的空间相关的问题

问题描述

本答复记录列出了与在安装路径或项目目录结构中使用空格相关的已知问题。

解决/修复方法

8.1i Service Pack 1(8.1.01i)中修复的问题

– 如果自定义“.do”文件(Xilinx答复22570)的目录路径中有空格,则ModelSim仿真将失败。

– 在路径中的空格后截断宏搜索路径。

8.1i Service Pack 3(8.1.03i)中修复的问题

– 与ChipScope核心关联的宏搜索路径在路径中的空格后被截断。

8.1i IP Update 1中已修复的问题

– 使用项目路径中的空格从Project Navigator创建IP源会导致Coreutil错误(Xilinx答复22294)

– Project Navigator中的Manage Cores进程失败并报告:“ERROR(dpm_flowUtilsExec):错误:wincoregen.exe失败:错误:可移植性:90” (Xilinx答复22261)

9.2i中修复的问题

– 当在Linux平台上使用名称中带有空格的自定义TCL文件时,Simulation会产生分段错误(核心转储) (Xilinx答复22297)

– ISE仿真失败并报告“ERROR:HDLCompilers:26 – ”<带空格的路径> / <文件名> .v“行##无法找到verilog包含文件” (Xilinx答复22298) 。 – 带有空格的VCD文件名生成错误:“错误#args:应该是vcd dumpfile <file_name>” (Xilinx答复22299)

注意: ISE 10安装不允许用户安装到包含空格的路径。

10.1 ISE Design Suite不支持安装路径中的空格。为了在同一安装目录中支持EDK,将不允许安装路径中的空格。此限制是由于通过EDK支持的第三方软件的要求。

ISE 11.4的突出问题

– Floorplanner不支持包含空格的Windows 95/98 / NT / 2000文件名(Xilinx答复6508)

– 当项目目录中有空格时,项目导航器检查语法过程失败( Xilinx答复34050

请登录后发表评论

    没有回复内容