LogiCORE SPI-4.2(POS-PHY L4)v7.3  –  Sink内核在Sink FIFO接口上显示重复数据-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)v7.3 – Sink内核在Sink FIFO接口上显示重复数据

问题描述

紧迫性:很热

一般问题描述:

当使用针对Virtex-4(v7.0,v7.1,v7.2,v7.3)的SPI-4.2 Core时,我在用户界面上读取重复数据。

此问题取决于突发大小,数据流程模式以及用户时钟频率和相位关系。当SnkFFClk来自RDClkDiv_GP衍生物以外的时钟源时,更有可能发生此问题。尽管此问题可能无法在功能仿真中出现,但它可能出现在硬件中,必须通过安装补丁来解决。

解决/修复方法

SPI4.2 v7.3补丁中修复了此问题。

有关更多信息,请参阅(Xilinx答复22238)

请登录后发表评论

    没有回复内容