LogiCORE双端口块存储器v6.3 – GUI无法生成具有时钟下降沿的内核

问题描述

在双端口块存储器核心v6.3 GUI（第2页）中，当我选择端口A活动时钟边沿=触发下降沿时，仍然选择触发的上升沿。该选项应该是互斥的。

此外，当我生成选择了下降沿触发的内核时，生成的内核仍然会产生上升沿触发内核。这可以通过打开生成的“xco”文件并检查以下行来验证：

CSET port_a_active_clock_edge = Rising_Edge_Triggered

解决/修复方法

这是双端口块内存核心GUI的问题;它不能用下降沿触发时钟产生核心。

要解决此问题，请生成上升沿触发时钟并将时钟信号反转到内核之外。此时不会在块内存生成器核心中修复此问题。