7.1 Virtex-4 MAP  – “警告:PhysDesignRules:729  – 无用的IOBDELAY_VALUE设置”-Altera-Intel社区-FPGA CPLD-ChipDebug

7.1 Virtex-4 MAP – “警告:PhysDesignRules:729 – 无用的IOBDELAY_VALUE设置”

问题描述

一般问题描述:

为包含Virtex-4 IDELAY的设计运行7.1i MAP时,收到以下警告消息:

警告:PhysDesignRules:729 – 设置无用的IOBDELAY_VALUE。 Comp CLK1_IDELAY_O / CLK1_IDELAY_INST正在使用具有延迟类型DEFAULT的延迟链,但设置了IOBDELAY_VALUE。该值将被忽略,并将使用默认值。

这是什么意思?

解决/修复方法

此DRC问题将在版本8.2i中修复,因此不会打印默认值为0的警告消息。同时,可以安全地忽略该消息。将使用默认值0。

请登录后发表评论

    没有回复内容