10.1 PACE  –  DRC错误“放置不匹配”在双向差分I / O上-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 PACE – DRC错误“放置不匹配”在双向差分I / O上

问题描述

关键字:IOBUFDS,P TYPE,N TYPE

当我对引脚分配运行DRC检查时,我收到的双向差分I / O错误类似于以下内容:

“DDR_2_DQS_N <0>:放置不匹配。请检查以下内容:1。如果此差分(原文如此)IO放置在差分IOB中.2。如果它与差分IOB放置在相同类型(P或N TYPE)或如果它是一个本地时钟IO,则它是相反的类型(P代表N)

这是一个有效的错误吗?

解决/修复方法

在某些情况下,PACE会误解差分对。如果您已验证位置约束是否正确,则可以忽略这些错误。

请登录后发表评论

    没有回复内容