11.1 PlanAhead  –  ROOT PBlock文件夹下的Pins与Ports-Altera-Intel社区-FPGA CPLD-ChipDebug

11.1 PlanAhead – ROOT PBlock文件夹下的Pins与Ports

问题描述

ROOT PBlock文件夹中的端口和引脚有什么区别?

解决/修复方法

PlanAhead将端口定义为连接到输入/输出缓冲区的顶级/块级引脚。未连接到缓冲区的任何引脚都列为引脚。您可以通过选择引脚或端口来检查引脚和端口,然后单击鼠标右键以调用Schematic并展开Schematic片段。

请登录后发表评论

    没有回复内容