7.1i时序分析器 – 使用时序分析器GUI时,不使用最坏情况下的temp时序号-Altera-Intel社区-FPGA CPLD-ChipDebug

7.1i时序分析器 – 使用时序分析器GUI时,不使用最坏情况下的temp时序号

问题描述

一般问题描述:

对于Virtex-II Pro,当电压按比例分配时,特征定时不应改变;但是,在6.3.3i时序分析器软件中,改变温度会导致时序发生变化。将数字保留为默认设置会为您提供与运行命令行相同的数字。将电压更改为1.425v或1.575v会导致时序减慢和失败约束。要获得正确的最坏情况数,您需要将电压更改为1.4V。

解决/修复方法

在时序分析仪中,温度可以设置为1.4V以获得最坏情况数,或者可以在任何电压设置下通过命令行运行TRACE以获得工作箱编号。

请登录后发表评论

    没有回复内容