LogiCORE SPI-3 PHY v4.0  –  32通道(或更多)轮询内核无法定时-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-3 PHY v4.0 – 32通道(或更多)轮询内核无法定时

问题描述

紧迫性:标准

一般问题描述:

一个32通道(或更多)轮询的SPI-3 PHY内核在PAR中失败。

解决/修复方法

如果系统时序预算不允许放宽此输入设置,则解决方案是让链路器件通过将TADR保持相同值2个周期来轮询PHY内核,然后仅在PTPA上2个周期后对该值进行采样(应该丢弃1个循环后的结果。

正在研究其他解决方案。

请登录后发表评论

    没有回复内容