LogiCORE FIFO生成器 – 不允许您选择全宽数据计数-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIFO生成器 – 不允许您选择全宽数据计数

问题描述

使用FIFO Generator Core时,允许的数据计数宽度应小于应有的值。

例如:

如果选择FIFO深度为16,则需要5位来表示数据计数的完整范围。但是,允许的数据计数宽度仅为1到4.您无法为数据计数宽度选择5。

解决/修复方法

如果将FULL标志与DATA_COUNT连接起来,您将得到一个跨越您需要的整个范围的计数器。 DATA_COUNT位将计算FIFO中的字数。但是,当它为FULL或EMPTY时,DATA_COUNT值将全为0。因此,您需要一种方法来区分FULL和EMPTY。您可以使用FULL标志来实现此目的。

请登录后发表评论

    没有回复内容