LogiCORE SPI-4.2（POS-PHY L4）Lite – 选择区域时钟时，可能会收到PAR错误：阶段8：61未布线; （0）实际时间：13分13秒

问题描述

为Sink或Source内核选择区域时钟时，工具可能会出现放置区域时钟的问题。由于BUFR的放置不当，该工具可能无法布线TSClk。

您可能会收到来自PAR的以下错误消息：

“阶段8：61未布线;（0）实时：13分13秒

重要的MSG：不可思议的设计;改变安置或减轻限制

阶段9：61未布线;实时：13分16秒

阶段10：61未布线; （0）实际时间：13分38秒

布线器完成的实际总时间：13分44秒

布线器完成的总CPU时间：13分13秒“

解决/修复方法

添加以下约束UCF文件可以解决此问题：

接收器：INST“RS *”LOC =“Bank5”; INST pl4_lite_snk_clk0 / * AREA_GROUP = AG_pl4_lite_snk;

来源：INST pl4_lite_src_clk0 / * AREA_GROUP = AG_pl4_lite_src;