LogiCORE SPI-4.2(POS-PHY L4)Lite  – 通过NGDBuild实现SPI-4.2 Lite设计时,我收到了几条“INFO”和“WARNING”消息-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)Lite – 通过NGDBuild实现SPI-4.2 Lite设计时,我收到了几条“INFO”和“WARNING”消息

问题描述

通过NGDBuild实现SPI-4.2 Lite设计时,我收到了几条“INFO”和“WARNING”消息。

解决/修复方法

不可忽视的警告:

警告:NgdBuild:488 – 属性值“default”不是可接受的值

“LoopbackClk_ibufg0”上的属性“IOSTANDARD”。

警告:NgdBuild:488 – 属性值“default”不是可接受的值

“pl4_lite_src_clk0 / sysclk_ibufg0”上的属性“IOSTANDARD”。

警告:NgdBuild:488 – 属性值“default”不是可接受的值

“TStat_ibuf0”上的属性“IOSTANDARD”。

警告:NgdBuild:488 – 属性值“default”不是可接受的值

“TStat_ibuf1”上的属性“IOSTANDARD”。

警告:NgdBuild:488 – 属性值“default”不是可接受的值

“RStat_obuf0”上的属性“IOSTANDARD”。

警告:NgdBuild:488 – 属性值“default”不是可接受的值

“RStat_obuf1”上的属性“IOSTANDARD”。

警告:NgdBuild:488 – 属性值“default”不是可接受的值

“RSClk_obuf0”上的属性“IOSTANDARD”。

警告:NgdBuild:488 – 属性值“default”不是可接受的值

“CalClk_ibufg0”上的属性“IOSTANDARD”。

警告:NgdBuild:488 – 属性值“default”不是可接受的值

“pl4_lite_src_clk0 / tsclk_ibufg0”上的属性“IOSTANDARD”。

在SPI-4.2内核中,I / O标准未在网表或UCF中定义;因此,所有差分信号默认为LVDS 2.5伏,无内部器件端接。所有单端信号都默认为LVCMOS。因此,必须通过指定报告的输入和输出缓冲区的正确I / O标准来解决上述“IOSTANDARD”属性警告。要为这些缓冲区定义I / O标准,请向UCF文件添加新约束。

例如,要定义RSClk输出缓冲区的I / O标准,请将以下约束添加到UCF:

INST“RSClk_ibuf0”IOSTANDARD = LVTTL;

在Virtex-4中,ISE工具默认所有单端非声明I / O到LVCMOS25,SPI-4.2内核不支持。有关SPI-4.2内核支持的I / O标准列表以及有关在UCF中定义I / O标准的信息,请参阅(Xilinx答复20017)

在下一个SPI-4.2 Core版本中,将预先定义I / O标准。

可以忽略的INFO消息:

信息:XdmHelpers:851 – TNM“RDClk_P”,用于周期规范“TS_RDClk_P”,

被追踪到DCM_ADV实例“pl4_lite_implv4_allcomb79820_14_pl4_lite_snk_top0 / U0 / pl4_lite_snk_clk0 / rdclk_dcm0”。 DCM_ADV输出生成以下新TNM组和周期规范:

CLK0:

TS_pl4_lite_implv4_allcomb79820_14_pl4_lite_snk_top0_U0_pl4_lite_snk_clk0_RDClk0_dcmo = PERIOD

pl4_lite_implv4_allcomb79820_14_pl4_lite_snk_top0_U0_pl4_lite_snk_clk0_RDClk0_dcmo TS_RDClk_P * 1.000000 PHASE + 1.425000 nS HIGH 50.000000%INPUT_JITTER 300.000000 pS

信息:XdmHelpers:851 – TNM“SysClk_P”,在周期规范“TS_SysClk_P”中使用,被追踪到DCM_ADV实例“pl4_lite_src_clk0 / tdclk_dcm0”。 DCM_ADV输出生成以下新TNM组和周期规范:

CLK0:

TS_pl4_lite_src_clk0_SrcClk_dcmo = PERIOD

pl4_lite_src_clk0_SrcClk_dcmo TS_SysClk_P * 1.000000 HIGH 50.000000%INPUT_JITTER 200.000000 pS

INFO:NgdBuild:738 – 由此设计附带的’pl4_lite_implv2p_64b_sburst65707_3_top.ucf’中的约束条目引用的INST,PAD或NET元件的区分大小写搜索失败,而不区分大小写的搜索正在进行中。将使用不区分大小写搜索的结果,但消息将伴随不区分大小写的结果的每次使用。对于用户指定的标识符,约束区分大小写,其中包括设计中逻辑元件的名称。

信息:NgdBuild:739 – ‘pl4_lite_implv2p_64b_sburst65707_3_top.ucf’中的第110行:

找到INST名称’pl4_lite_implv2p_64b_sburst65707_3_pl4_lite_snk_top0 / U0 / pl4_lite_snk_io0 / rdat_clk180 *’的不区分大小写匹配项。 INST是

‘pl4_lite_implv2p_64b_sburst65707_3_pl4_lite_snk_top0 / U0 / pl4_lite_snk_io0 / RDat_Clk180_ *’。

信息:NgdBuild:739 – ‘pl4_lite_implv2p_64b_sburst65707_3_top.ucf’中的第109行:

发现INST名称不区分大小写匹配

‘pl4_lite_implv2p_64b_sburst65707_3_pl4_lite_snk_top0 / U0 / pl4_lite_snk_io0 / rdat_clk0 *’。 INST是

‘pl4_lite_implv2p_64b_sburst65707_3_pl4_lite_snk_top0 / U0 / pl4_lite_snk_io0 / RDat_Clk0_ *’。

可以忽略的警告:

警告:NgdBuild:440 – FF原语’test_pl4_lite_src_top0 / U0 / pl4_lite_src_synchronizer0 / src_src_statclk_en_sync / output_ff’具有未连接的输出引脚

警告:NgdBuild:440 – FF原语’test_pl4_lite_src_top0 / U0 / pl4_lite_src_synchronizer0 / src_srcclk_en_sync / output_ff’具有未连接的输出引脚

请登录后发表评论

    没有回复内容