LogiCORE SPI-4.2(POS-PHY L4)Lite v3.0  – 设计实例测试平台以100 MHz运行,这对Spartan-3E来说太快了-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)Lite v3.0 – 设计实例测试平台以100 MHz运行,这对Spartan-3E来说太快了

问题描述

Lite Core的设计示例测试平台设置为100 MHz,适用于所有系列。这会导致Spartan-3E器件的时序仿真错误,这些器件被指定为仅在90 MHz下运行。

解决/修复方法

此问题已在SPI-4.2 v4.1 Core中修复。

请登录后发表评论

    没有回复内容