LogiCORE SPI-4.2（POS-PHY L4）Lite v3.0 – 示例设计不与Synplify综合/仿真

问题描述

一般问题描述：

SPI-4.2 Lite Core无法与Synplify综合工具正确综合。这是由于Synplify项目文件中的错误。功能和时序仿真也不起作用，因为在包装器文件和示例时钟文件中错误地声明了Synplify库。

解决/修复方法

建议采用以下解决方法：

对于VHDL：

– 删除包装器中的库声明和2个示例时钟模块

– Synplicity项目文件“synplify.prj”中需要的名称替换

（将“pl4_”替换为“pl4_lite_”）

对于Verilog：

– Synplicity项目文件“synplify.prj”中需要的名称替换

（将“pl4_”替换为“pl4_lite_”）