LogiCORE SPI-4.2（POS-PHY L4） – 使用DCM待机逻辑仿真SPI-4.2设计时，我可能会看到“＃**错误：（vsim-3601）在0 ps时达到的迭代限制。”

问题描述

使用DCM待机逻辑仿真SPI-4.2设计时，我必须使用SDF文件运行时序仿真。如果我尝试在没有SDF文件的情况下进行仿真，我可能会在仿真过程中收到错误。从MTI仿真器中可以看到以下错误：

“＃**错误：（vsim-3601）在0 ps时达到了迭代限制。”

解决/修复方法

此问题是由于DCM待机逻辑中的环形振荡器在与UniSim仿真模型一起使用时未切换。将SPI-4.2内核与DCM待机逻辑一起使用时，仿真内核的唯一方法是执行使用SimPrim模型的时序仿真，并且必须使用SDF文件进行仿真。

如果您还没准备好进行时序仿真并希望进行功能仿真，请在没有DCM待机逻辑的情况下使用SPI-4.2内核，并在准备好时将其替换为带有DCM待机逻辑的SPI-4.2内核网表。执行时序仿真。除了DCM待机逻辑之外，两个NGC网表之间没有功能差异，您应该能够简单地替换NGC网表而无需进行任何设计更改。更换网表后，您需要从NGDBUILD命令重新运行实现。

有关仿真SPI-4.2的更多信息，请参阅SPI-4.2用户指南的“仿真和实现核心”部分：

http://www.xilinx.com/support/mysupport.htm