LogiCORE双端口块存储器v6.3  – 双端口块存储器核心的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE双端口块存储器v6.3 – 双端口块存储器核心的发行说明和已知问题

问题描述

一般问题描述:

本发行说明适用于7.1i IP Update 3中发布的双端口块内存v6.3内核,包含以下内容:

– 新功能

– Bug修复

– 已知的问题

有关7.1i IP Update 3的安装说明和设计工具要求,请参阅(Xilinx答复21938)

解决/修复方法

v6.3中的新功能

没有

v6.3中的错误修复

CR 213757修复了COE文件加载问题

已知的问题

(Xilinx答复21982) “错误:PhysDesignRules:1088 – 块上的悬空引脚:<blkmemv2_dp …>”发生在BitGen中。

(Xilinx答复22029)时序仿真给出了来自进程的“ASSERT / ERROR(时间1400 NS):compare_output1”。

(Xilinx答复22223)无法生成具有下降时钟边沿的内核。

请登录后发表评论

    没有回复内容