Virtex-4 XtremeDSP Slice和MAP 7.1.03i  – 为什么我的XtremeDSP Slice(DSP48)上的时钟禁用?为什么我的XtremeDSP Slice(DSP48)没有输出,或者为什么POUT为零?-Altera-Intel社区-FPGA CPLD-ChipDebug