LogiCORE XAUI  – 核心如何受Virtex-4器件上新的DCM时序参数的影响?是否需要DCM_STANDBY宏?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE XAUI – 核心如何受Virtex-4器件上新的DCM时序参数的影响?是否需要DCM_STANDBY宏?

问题描述

一般问题描述:

在Virtex-4中使用LogiCORE XAUI Core时,DCM会在顶级包装器文件中实例化,以便为XAUI Core和GT11创建适当的时钟。新的Virtex-4时序参数如何影响这些DCM?是否需要DCM_STANDBY宏?

解决/修复方法

有关在针对Virtex-4器件时不同的Virtex-4步进电平如何影响您的设计的详细信息,请参阅(Xilinx答复21605)

有关新Virtex-4时序参数的信息,请参阅(Xilinx答复21127) 。请注意,DCM_STANDBY宏需要满足DCM_INPUT_CLOCK_STOP和DCM_RESET要求。 DCM_STANDBY宏可以由ISE手动实例化或自动插入,具体取决于(Xilinx答复21605)中所示的目标器件的步进级别。

如果确定需要手动插入宏,请参阅(Xilinx答复21127)以获取有关如何使用宏的更多信息。

请登录后发表评论

    没有回复内容