LogiCORE XAUI v6.0核心 – 7.1i Service Pack 3中的仿真失败，因为SmartModel缺少RX_LOS_INVALID_INCR和RX_LOS_THRESHOLD信号-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面