LogiCORE FIFO Generator v2.2 – FIFO生成器核心的发行说明和已知问题

问题描述

一般问题描述：

本发行说明适用于7.1i IP Update 3中发布的FIFO Generator 2.2 Core，包含以下内容：

– 新功能

– Bug修复

– 已知的问题

有关7.1i IP Update 3的安装说明和设计工具要求，请参阅（Xilinx答复21938） 。

解决/修复方法

v2.2中的新功能

在从Virtex-4内置FIFO原语构造FIFO时，增加了对使用内置FIFO标志的支持。

改进的GUI使“FWFT”功能更加明显。

v2.2中的错误修复

没有

文档更改

– 修改使用术语“延迟”以提高准确性，一致性和可读性

– 修改文档以适应FWFT功能的GUI更改，该功能曾被称为“注册输出”选项

v2.2中的已知问题

– 除数据表外，用户指南还可用于FIFO生成器。要访问用户指南，请生成FIFO Generator v2.2 Core并在COREGen项目目录中搜索“fifo_generator_ug175.pdf”。

– 使用Virtex-4 FIFO16类型时，行为模型可能不会在输出上显示真正的延迟。在这种情况下，强烈建议您使用结构仿真模型。请参阅“仿真设计”一章中的“用户指南”一章。

（Xilinx答复20278）在基于FIFO16的FIFO发生器实现中，当输出深度大于所选的输入深度时，如果可编程空或可编程满阈值接近于，则PROG_EMPTY和PROG_FULL可能产生假断言值。他们的范围限制。

（Xilinx答复20291）在仿真期间，您可能会收到建立和保持时间违规。

（Xilinx答复20271）当使用具有块存储器类型的独立时钟时，您可能会在复位时反向注释仿真（门级和时序）期间看到错误。

（Xilinx答复22014）数据计数的全宽不可用。