11.1 PlanAhead  – 我可以导出哪些内容,它们有何不同?-Altera-Intel社区-FPGA CPLD-ChipDebug

11.1 PlanAhead – 我可以导出哪些内容,它们有何不同?

问题描述

我可以从PlanAhead导出哪些不同的级别,以及它们产生了什么?

解决/修复方法

您可以通过选择导出设计顶级来导出整个设计。 PlanAhead会将“top.edn”和“top.ucf”文件导出到您指定的目录。

您可以选择导出在PlanAhead中创建的物理块。 PlanAhead将“pblock_name.edn”和“pblock_name.ucf”文件导出到您指定的目录。

您可以选择导出逻辑实例。这可以通过从逻辑层次结构中选择实例然后使用“导出IP”菜单命令来实现。

请登录后发表评论

    没有回复内容